19. Japan Patent Office (JP)

12. Laid-open Patent Application Gazette (A)

- 11. Laid-open Patent Application No. Sho 57-31166
- 43. Disclosure Date: February 19, 1982

51. Int. Cl.³ ID Code Agency Control No. H 01 L 23/48 6819-5F 6679-5F

Number of Inventions: 1

Examination Not Requested Yet

(Total 4 pages)

54. Invention Title: Semiconductor Device

21. Application No. Sho 55-105911

22. Application Date: July 31, 1980

- 72. Inventor: Junji Sakurai, Fujitsu Limited, 1015 Jokotanaka, Nakahara-ku, Kawasaki City
- 71. Applicant: Fujitsu Limited, 1015 Jokotanaka, Nakahara-ku, Kawasaki City
- 74. Representative: Koshiro Matsuoka, Patent Agent

SPECIFICATION

1. TITLE OF INVENTION Semiconductor Device

2. CLAIMS

(1) A semiconductor device which seals inside a package a multilayer semiconductor integrated circuit chip in which element integration layers with integrated semiconductor elements are stacked in multiple layers and each layer is provided with a conductive pad to the outside,

wherein internal pads inside the package are provided in a stepped manner in multiple layers, and the corresponding layer's said conductive pad and internal pad are connected via an external conductor.

- (2) A semiconductor device according to claim 1, wherein said external conductor is a bonding wire.
- (3) A semiconductor device according to claim 1, wherein the shape of said conductive pad portion and the shape of said internal pad portion are formed so as to correspond, and said multilayer semiconductor integrated circuit chip is in a face-down state and is connected via an electrode pad as said external conductor.

3. DETAILED DESCRIPTION OF THE INVENTION

The present invention pertains to the structure of a semiconductor device that equipped with a multilayer semiconductor integrated circuit chip. In electronic devices such as electronic computers and various types of communication devices and so forth,

increasing the mounting density of semiconductor devices is extremely important in trying to make instruments smaller and give them more capacity.

In order to achieve the aforesaid object in a semiconductor integrated circuit (IC) such as a large-scale integrated circuit (LSI), techniques for increasing the degree of element integration per package include (1) structures in which a plurality of LSI chips is arrayed inside 1 (one) semiconductor package, (2) structures in which semiconductor elements are formed on the surface of 1 (chip), (3) structures in which semiconductor packages containing LSI chips are stacked, (4) structures in which a semiconductor layer is formed on an insulating layer formed on an LSI, the semiconductor layer is recrystallized with laser annealing, and LSI is formed in the recrystallized semiconductor layer (see *Nikkei Electronics*, 2-18 (1980), p. 82), etc. However, all of these have problems. In structures (1) ~ (3) one cannot expect to greatly increase the degree of integration and mounting density vis-à-vis an instrument. In structure (4) the degree of integration and mounting density increase greatly, but circuit terminals at each layer are not exposed, so it is difficult to individually inspect the LSI process functions and circuit functions formed at each layer.

The present invention takes into account the aforesaid problems. It provides a semiconductor device that seals into a package a multilayer semiconductor integrated circuit chip that stacks integrated circuit (IC) chips, greatly suppresses an increase in package dimensions and greatly increases the degree of IC integration per package, and has a structure that makes it possible to individually measure the process functions and circuit functions of each IC chip.

That is, the present invention is a semiconductor device which seals inside a package a multilayer semiconductor integrated circuit chip in which element integration layers with integrated semiconductor elements are stacked in multiple layers and each layer is provided with a conductive pad to the outside; it is characterized in that internal pads inside the package are provided in a stepped manner in multiple layers, and the corresponding layer's aforesaid conductive pad and internal pad are connected via an external conductor.

Below, the present invention shall be described in detail using upper view (a) and sectional view along arrow A-A' (b) of the two embodiments of chip stacking structures shown in FIG. 1 and FIG. 2, and the schematic sectional views of two embodiments of structures for mounting the chip in a package shown in FIG. 3 and FIG. 4.

The semiconductor IC chip that is each element integration layer used in the multilayer semiconductor ICs in these embodiments is typically one in which, according to the MIS-type IC fabrication process, for example, formation of the gate oxide film, gate electrode, source and drain electrodes, wiring, etc. is completed, and the upper surface is covered with a surface protection insulating film such as phosphorus-doped silica glass (PSG), leaving only the bonding pad parts that are the pads for conductivity for wiring. Furthermore, bump-shaped electrodes may be formed at the aforesaid bonding part parts.

Now, for example, in a multilayer semiconductor IC chip stacking structure such as that shown in FIG. 1(a) and (b), a number of desired conductive bonding pads 2a, 2b, 2c or 2d are formed at the periphery along the 4 (sides) of first layer semiconductor chip 1a, second layer chip 1b, third layer chip 1c, and fourth layer chip 1d; the size of the chip in each layer is formed so that higher chips become successively smaller so that when an

upper-layer chip is mounted the bonding pad of the lower-layer chip is exposed at the periphery (outside) of the upper-layer chip. (In the drawings, 9 represents the surface protection insulating film.)

Also, the adhesion layer 3 when stacking and securing these semiconductor IC chips is formed using an insulating resin such as a silicone resin, epoxy resin, or polyimide, etc., a conductive adhesive such as silver paste, etc. or a solder material consisting of an alloy such as gold-tin (Au-Sn). Furthermore, among these, when creating adhesion using a solder material it is necessary to form in advance a metallized layer consisting of Au or the like on the surface protection insulating film 9 of the lower-layer semiconductor IC chip. In structures that adhere using a conductive adhesive or a solder material, contact windows are formed at desired locations other than the peripheral part in the lower chip's surface protection insulating film 9; this is advantageous when forming vertical electrical connections with desired regions of the upper-layer chip via the aforesaid conductive adhesive or solder material.

FIG. 2(a) and (b) is a different embodiment showing the structure when stacking semiconductor IC chips of the same chip size. In this case, for example, the bonding pads 2a, 2b, 2c, and 2d of each layer's semiconductor IC chip 1a, 1b, 1c, and 1d are formed only at edge parts along adjacent 2 (sides) at the chips. The same aforesaid conductive resin, conductive adhesive, or solder material is used as the adhesion layer 3 used when adhering chips. (In the drawings, 9 represents the surface protection insulating film.)

This embodiment's semiconductor device has a structure wherein the aforesaid sort of multilayer semiconductor integrated circuit chip is disposed inside a semiconductor package. In one embodiment thereof, as shown in FIG. 3's sectional schematic drawing, a multilayer semiconductor integrated circuit chip with sequentially stacked semiconductor IC chips 1a, 1b, 1c, and 1d is secured so that it is disposed on semiconductor package 4's chip stage 5 using the same aforesaid conductive resin, conductive adhesive, or solder material. The aforesaid chips' desired bonding pads (normally all the bonding pads) 2a, 2b, and 2c and the semiconductor package 4's internal pads 6a, 6b, and 6c are connected by a wire 7, which is an external conductor that uses a method such as wire bonding, etc. (In the drawing, 9 represents the surface protection insulating film.)

Also, this embodiment has a structure in which a desired bonding pad 2d of upper-layer chip 1d and a desired bonding pad 2c of the lower-layer chip 1c are connected by external conductor 7' using wire bonding. This sort of external conductor connection is used when connecting circuits formed on each chip to a common power source, for example. Furthermore, in this structure it is preferred that semiconductor package 4's internal pads 6a, 6b, and 6c be formed so that they have essentially the same height as bonding pads 2a, 2b, and 2c of the respective corresponding multilayer semiconductor integrated circuit chips 1a, 1b, and 1c.

Also, FIG. 4 is a sectional schematic view of an embodiment of the inventive semiconductor device in which a multilayer semiconductor integrated circuit chip is placed in the semiconductor package in a face-down structure. This embodiment has a structure in which a multilayer semiconductor integrated circuit chip with semiconductor IC chips 1a, 1b, and 1c having bump electrodes 8a, 8b, and 8c consisting of lead-tin (Pb-Sn) solder or the like at bonding pads 2a, 2b, and 2c stacked and formed and described

previously is mounted with its upper side downward, and is soldered and secured to internal pads 6c, 6b, and 6a formed in multiple layers in the semiconductor package 4 using the aforesaid bump electrodes 8a, 8b, and 8c; the bonding pad part of each layer's semiconductor IC chip 1a, 1b, and 1c and the wiring inside the package are respectively electrically connected with the bump electrodes 8a, 8b, and 8c as external conductors. (In the drawing, 9 represents the surface protection insulating film.)

Furthermore, in this structure the thickness of each layer's semiconductor IC chip and the inter-layer separation of wiring inside the semiconductor package need to be essentially the same.

In a semiconductor device with the inventive structure as explained above semiconductor IC chips are stacked and secured inside a semiconductor package, so it is possible to greatly increase the circuit density (degree of integration) per package while greatly minimizing an increase in package dimensions [portion of original deleted], and it has a structure such that each semiconductor IC chip's bonding pad region or internal wiring connected thereto is individually exposed inside the package, so when assembling the multilayer semiconductor IC it is possible to detect process functions and circuit functions for each chip and manufacturing yield can be increased.

In addition, the structure of the internal pad portion of the inventive semiconductor device is formed so that it essentially corresponds to the structure of the conductive pad portion of the multilayer semiconductor integrated circuit chip, so mounting the aforesaid chip is easy to perform.

Also, in the structure of the first embodiment of the present invention each element integration layer's bonding pad is exposed, and bonding pads in different chip layers can be connected by an external conductor as described previously. Therefore it is not always necessary to have all of a circuit function in one chip in a semiconductor device with a multilayer chip structure, and a circuit can be spread across several chips.

Therefore the present invention makes it possible to increase multilayer semiconductor IC manufacturing yield and simultaneously decrease the size and increase the capacity of electronic devices such as electronic computers or electronic communication devices, etc.

4. BRIEF DESCRIPTION OF THE DRAWINGS

FIG. 1 and FIG. 2 show two embodiments of chip stacking structures in the inventive multilayer semiconductor integrated circuit; (a) is a view from above, and (b) is a sectional view along arrow A-A'. Also, FIG. 3 and FIG. 4 are schematic sectional views of two embodiments of structures for mounting the chip in a package in the present invention.

In the drawings, 1a and 1b and 1c and 1d are semiconductor integrated circuit chips that are element integration layers, 2a and 2b and 2c and 2d are bonding pads, 3 is an adhesion layer, 4 is a semiconductor package, 5 is a chip stage, 6a and 6b and 6c are package internal pads, 7 and 7' are external conductors, 8a and 8b and 8c are bump electrodes, and 9 is a surface protection insulating film.

Representative: Koshiro Matsuoka, Patent Agent [seal]

(B) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭57-31166

⑤Int. CL³
 H 01 L 23/48
 21/58

識別記号

庁内整理番号 6819—5 F 6679—5 F 砂公開 昭和57年(1982)2月19日

発明の数 l 審査請求 未請求

(全 4 頁)

60半導体装置

②特 頭 昭55-105911

念出 類 昭55(1980)7月31日

の発明 者 桜井潤治

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 顧 人 富士通株式会社

川崎市中原区上小田中1015番地

仍代 理 人 弁理士 松岡宏四郎

品 勸 禁

L. 強明の名称 単導体重備

2. 特許請求の範囲

- (1) 半導体業子が顕微されてなる業子系統層が多層に基礎され、各層に外部との感染パッドが設けられた多層半導体集積回路チップをパッケーシ内に割入した単磁体装置において、窓パッケーシ内の内部パッドが路野状に多層にだけられ、対応する層の前記が過パッドと広部パッドとが外部等体を介して延さられてなることを特別とする半導体装飾。
- (2) 前配外部退体がポンディングワイヤーである ととを特かとする特許請求のも売至1項列取の 半海体装験。
- (図 前配等通パッドの部分の角状と前記内部パットの部分の形状とが相対応するようが成され、 前記多路半身体無機回路テップをフェース・ダウン状態でかつ前記外部導体として監察パッドを介して接続してなることを特 とする特許問

水の製御祭1項記載の半身体装置。

3. 発明の許細な説明

本発明は多極学、体製物川路チップを設けた学 森体装置の構造に限する。電子計画機能のいは各 構造信仰数等の能子依器に於ては、中心体を触の 実装密度を叫上。しめることが極温の小野化大彩 食化を図る上で伸めて重要なことである。

老して上記目的のために大張機体が納色(LSI)
他の半導体素積回路(1C)に放て、パッケージ
当りの妻子無額度を向上せしめる技術として、(1)
複数個のしち1チップを1(過)の半点体だっケージ内に列設する体量。(3)しち1チップを搭
数した半導体パッケージを加み移わる状态。(4)
しち1上に形成した絶称は上に半歳体所を形成し
レーザ・アニールで設半導体を単位的化し、該
が抗半導体的に15(を形成する状态)に対した。
があるが、(1)~(3)の超速に於て伝染状態及び供
領に対する実装物限の大幅な同上に別待できず。

777,00g

特開昭57~ 31166(2)

又(4)の構造に夢では最偏型及び実業密度は大幅に 向上するが、各層の回路増子が設出しないので、 各層に形成されているLSIのプロセス機能や回 路機能を悩みに検査するととが困難であるという 問題があった。

本発明は上記問題点に進み、兼義回路(1 C) サップを秩度し、パッケージ寸法の拡大するとと を参力得上且つパッケージ当りのICの兼務度を 大幅に向上せしめ、更にICチップ毎のプロセス 機能及び心路機能を個々に确定することが可能な 構造を有する多層学導体集積回路チップをパッケージ内に封入してなる学導体兼積を提供する。

即ち本発明は半導体素子が裏担されてたる菓子 無限層が多層に積着され、各端に外部との構造パッドが散けられた多層半導体集積回路チャブをパッケージ内に対入した半導体装置において、 彼パッケージ内の内部パッドが階段状に多層に設けられ、対応する層の前記導通のペッドと内部パッドとが外部幕体を介して集続されてなることを特徴とする。

*ド2a。2b,2c或るいは2dが形成されて *り、各層チャプの大きさは、上層のチャプを軟 せた際に下層チャプのボンディング・パッドが上 層チャプの角辺得(外側)に表出するように、上 値チャプになるに従って単次小さく形成される。 (圏中9は表面保証絶数数を表わす)

そしてこれら半海体ICチャブを検歴団着する 際の接着回るはシリコン内別、エポキン製器或る いはポリ・イミド等の秘験性樹脂、銀ベースト等 の導電性後労削或るいは金一盤(Au-Sz)等の合 全からたるろう材により形成される。なか上別の 中、ろう材を用いて参瀬を行う際には下側の半導 体ICチャブの表面保護絶験膜り上に干め Au 等 からなるメタライメ層を形成しておく必要があり。 又導電性接着利或るいはろう材を用いて接着する

造に於ては、下 チャプの製面像熱熱機等に 終ける周級部以外の所望の場所にコンタクト鑑を 形成し、前記簿電性接着形成るいはろう材を介し て上層チャプの所認の領域と終方向に電気的接続 を打う数に有利である。 以下本義明を包1 図及び第2 図に示すチップ祭 層構造に於ける二つの供謝例の上面図回及びA-A・矢根断面図的。第3 図及び第4図に示すパッケージへのチップ実験構造に於ける二つの実施例 の断面を実際を用いて詳細に説明する。

本実施例の多篇半導体ICに使用する名集子集 教権としての半導体ICチップは。通常行われる 例えばMIS型ICの設造工制に従って。ゲート 酸化膜、ゲート戦極、ソース・ドレイン倒知。配 個等の形成が完了せしめられ、耐和のための導動 用パッドであるポンディング・パッド部のみを残 して上面が禁証徴ガラス(PSG)等の設置保護 絶縁膜で襲われてなっている。なか上記がディ ング・パッド部にはパンプ状態称が形成される場 合もある。

そして例えば第1回(a)及び(b)に示すような多届 半導体1Cチャブの積層構造に放ては、第1階の 半導体1Cチャブ1a。第2階のテ・ブ1b、第 3階のテァブ1c及び第4階のサップ1dの4[辺] に沿った関係部に体道所盤数のポンティング・パ

又第2回回及びもは同じチャブ・サイズの半導体体 I C チャブを根帯する際の報査を表わす別の一 突絶例で、この場合は各層半導体 I C チャブ例 たば 1 a、 1 b、 1 c 及び 1 d の ポンディング・ペッド 2 a、 2 b、 2 c 及び 2 d は数テップ に 於ける 割り合った 2 (辺) に 治り 板部の 今 に 形成 される。 そして チャブを 独帯する 際に 用いる 繁澄 層 3 として は 前配同概 絶 数性 側 脂、 導電性 接 着 所 或るい は ろう 材が 使用 される。 (圏 中 9 は 表面 保 腫 絶 数を 安わす)

本実施例の半球体核症は上記のような多層半導体集教団能ティブを半導体パッケージ内に配数した物性を有しており、その一実施例に対抗などは第3回の折面模式図に示すように、半導体パッケージをは動配のように半導体 I C ティブ1 a、1 b、1 c及び1 d が副門のように半導体 I C ティブ1 a、1 b、1 c及び1 d が副門のように半導体 E された多層半導体条被回路ティブル。前記門が移居を登場を発展。再載性後常別或るいはろう材勢からなるを推樹剤 8 により国際されており、上記ティブの所望のポンディング・ペッド(通常は修てのポン

特別的57- 31166(3)

ディング・パッドである)2 m。 2 b 及び2 c と
多層に形成された半導体パッケージ4の内部パッド 6 m, 6 b 以るいは 6 c とがワイヤ・ポンディ
ング等の万法により外部導体であるワイヤーで
途続されている。(図中 9 は表面保護施融膜を表
わす)

そして本実施列氏於ては以上階のチャブ」 dの所 望のポンデ・ング・パッド 2 d とその下層のチャ ブ1 c の所認のポンデ・ング・パッド 2 c とはワ イヤ・ポンプ・ング化より外部解析 ? * で接続さ れた防盗を有してかり、各チャブに形成された原 路を共通の循環に張越する際等にはこのような外 型解体を振が行われる。な知識諸に於て半導体 パ・ケージ 4 の内部パッド 6 a , 6 b 及び 6 c は それぞれ対応する多層半導体模様回出チャブ 1 2, 1 b 及び 1 c のボンディング・パッド 2 a , 2 b 取るいは 2 c とほぼ等しい高さに形成されるとと が数ましい。

又為 4 四位多層学導体集積回路サップをフェース、ダウン構造で半導体パッケージに搭載する本

200 おおおよ パ・ケーツ 法の拡大を勧めて小さく 抑えながらパ・ケーツ 当りの凹路 辞 既 (楽 旗 版) を大幅に向上せしめることができると 凹時に、 各 学事体 1 C テ・ブのポンティング・パ・ド 邸 或る いはそれに接続する内 即度 跡が 値々に パ・ケージ 内 で 長 出 された 標 走 全 有 するので、 被 多 届 半 導 体 1 C の 担 み 立 て に 隙 し て テ・ブ 毎 に ブ ロ セ ス 機 能 及 び 凸 路 機 能 を 検 出 する ことが でき 製造 少 留 き り の 向上 が 図れる。

さらに本意明の半導体後置のバ・ケージの内部 バ・ドの部分の構造が多層半導体製造回路チ・ブ の沸盪パ・ドの部分の構造とほぼ対応するように 形成されているので削起チャブの更額が容易に行 なえる。

又本発明の第1の吳磁材の製造化於では、各祭子集積層のポンディング・バッドが表出しており前端のように異様テップのポンディング・バッド間を外部場体で 配するととが可能である。従って設領量の半導体接触の多層テップに及ては、必

強調の半導体装置に於ける一実施例の附面模式図で、本実施例に於てはポンディング・パッド2a、2b、2c部に終一般(Pb-Sn)半的等からなるパップ包値を、Bb、Bcを有する半導体形式のように接続をあり、1cを前述のように接続を示する。以びた多層半導体が、Pb・Sn)をはないが、Pb・Calkでは、Pb・Calkで、P

なお飲料途に於ては各層の半導体ICチャブの芽さと半導体パッケージの内部配制の層間関隔は及 使等しくする必要がある。

以上説明したように本発明の構造を有する半導体装置に於ては、半導体パッケージ内に半導体IC テップが殺濁固定されてなっているので、デング

ずしも一枚のテップで回路機能を完成せ<mark>しめる必要はなく。複数枚のチップにまたがって回路機能を形成することができる。</mark>

使って本発明によれば多層学術体ICの製造多 割まりが向上すると同時に、電子計算被取るいは 電子通信製置等の電子機器の小型化、大容板化が 図れる。

4. 図面の簡単な説明

第1 図及び割2 図は本発明の多別半導体象状配 略に於けるチャプ機能構造の二つの実施例を示し (a) はその上面図。(b) はそのA-A′ 矢視断面図で ある。又第3 図及び第4 図は本発明に於けるバッ ケージへのチャプ突袭構造の二つの実施例の断能 概式図である。

図に於て1 a と 1 b と 1 c と 2 d は 禁子 秋秋日 である半導体 無数 国際 チャブ。 3 a と 3 b と 2 c と 2 d は ボンディング・バッド。 3 は 接近知。 4 は 半導体 バッケージ。 5 は チャブ・ステージ。 6 a と 6 b と 6 c は パッケージ の 内部 パッド。 7 及び で は 外部 学体、 8 a と 8 b と 8 c は パンプ 電 征 9は我國保護総験筋を示す。



